在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 2046

[资料] Digital Logic Design Using Verilog: Coding and RTL Synthesis, 2nd Edition @2022

[复制链接]
发表于 2022-11-20 00:47:49 | 显示全部楼层
Digital Logic Design Using Verilog Coding and RTL Synthesis - 2nd Edition (Taraa.pdf (20.36 MB, 下载次数: 196 )
发表于 2023-2-4 19:27:35 | 显示全部楼层
Thanks
发表于 2023-2-12 23:25:09 | 显示全部楼层
多谢分享
发表于 2023-6-21 16:13:27 | 显示全部楼层
Digital Logic Design Using Verilog Coding and RTL Synthesis - 2nd Edition (Taraa.pdf
(20.36 MB, 下载次数: 282 )
发表于 2023-7-1 16:01:47 | 显示全部楼层
tks a lot
发表于 2023-7-1 16:17:33 | 显示全部楼层
kankan
发表于 2024-2-4 22:37:00 | 显示全部楼层
不错
发表于 2024-8-5 11:25:01 | 显示全部楼层
Thank you so much
发表于 2024-8-5 20:35:55 来自手机 | 显示全部楼层
谢谢分享
发表于 2024-8-6 08:52:08 | 显示全部楼层
Thanks for sharing...
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-28 11:26 , Processed in 0.020985 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表