在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 11337|回复: 81

[资料] Digital Logic Design Using Verilog: Coding and RTL Synthesis, 2nd Edition @2022

[复制链接]
发表于 2022-10-24 23:32:35 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 2046 于 2022-11-9 12:55 编辑

This second edition focuses on the thought process of digital design and implementation in the context of VLSI and system design. It covers the Verilog 2001 and Verilog 2005 RTL design styles, constructs and the optimization at the RTL and synthesis level. The book also covers the logic synthesis, low power, multiple clock domain design concepts and design performance improvement techniques. The book includes 250 design examples/illustrations and 100 exercise questions. This volume can be used as a core or supplementary text in undergraduate courses on logic design and as a text for professional and vocational coursework. In addition, it will be a hands-on professional reference and a self-study aid for hobbyists.
iShot_2022-10-24_23.29.14.png
Digital Logic Design Using Verilog Coding and RTL Synthesis - 2nd Edition (Taraa.pdf (20.36 MB, 下载次数: 416 )

发表于 2022-10-25 05:21:30 | 显示全部楼层
多谢分享
发表于 2022-10-25 07:55:36 | 显示全部楼层
kankan
发表于 2022-10-25 09:04:24 | 显示全部楼层
多谢分享 多谢分享 多谢分享
发表于 2022-10-25 10:03:22 | 显示全部楼层
谢谢分享
发表于 2022-10-25 13:33:59 | 显示全部楼层
谢谢分享
发表于 2022-10-25 15:15:14 | 显示全部楼层
谢谢分享!!!!
发表于 2022-10-25 17:17:29 | 显示全部楼层
书挺好,适合3年以下经验的入门,老鸟不用看
发表于 2022-10-25 20:56:33 | 显示全部楼层
多谢分享
发表于 2022-10-25 20:57:06 | 显示全部楼层
kanakana
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 19:13 , Processed in 0.021213 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表