设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital Logic Design Using Verilog: Coding and RTL S ...

1 2 3 4 567 8 9 / 9 页下一页

发新帖

楼主: 2046

[资料] Digital Logic Design Using Verilog: Coding and RTL Synthesis, 2nd Edition @2022

发表于 2022-11-6 13:27:22 | 显示全部楼层

看看。。。。

回复支持反对

发表于 2022-11-6 14:09:18 | 显示全部楼层

gooooooooooood

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2022-11-6 14:33:54 | 显示全部楼层

感谢分享

回复支持反对

发表于 2022-11-6 14:35:35 | 显示全部楼层

多谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2022-11-6 15:02:59 | 显示全部楼层

楼主辛苦了

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2022-11-6 21:34:54 | 显示全部楼层

tks a lot

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2022-11-6 21:51:44 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2022-11-6 21:56:16 | 显示全部楼层

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2022-11-7 07:09:02 | 显示全部楼层

thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2022-11-7 07:35:17 | 显示全部楼层

感谢楼主分享

回复支持反对

1 2 3 4 567 8 9 / 9 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-27 19:13 , Processed in 0.020139 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表