设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital Logic Design Using Verilog: Coding and RTL S ...
123456789下一页
返回列表 发新帖
楼主: 2046

[资料] Digital Logic Design Using Verilog: Coding and RTL Synthesis, 2nd Edition @2022

[复制链接]
发表于 2022-11-6 13:27:22 | 显示全部楼层
看看。。。。
回复 支持 反对

使用道具 举报

omnik
发表于 2022-11-6 14:09:18 | 显示全部楼层
gooooooooooood

EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

karaly
发表于 2022-11-6 14:33:54 | 显示全部楼层
感谢分享
回复 支持 反对

使用道具 举报

发表于 2022-11-6 14:35:35 | 显示全部楼层
多谢分享
回复 支持 反对

使用道具 举报

发表于 2022-11-6 15:02:59 | 显示全部楼层
楼主辛苦了
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

zlhrsy
发表于 2022-11-6 21:34:54 | 显示全部楼层
tks a lot
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2022-11-6 21:51:44 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2022-11-6 21:56:16 | 显示全部楼层

EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2022-11-7 07:09:02 | 显示全部楼层
thanks for sharing
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2022-11-7 07:35:17 | 显示全部楼层
感谢楼主分享
回复 支持 反对

使用道具 举报

下一页 »
123456789下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-17 04:25 , Processed in 0.015792 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表