设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital Logic Design Using Verilog: Coding and RTL S ...
123456789下一页
返回列表 发新帖
楼主: 2046

[资料] Digital Logic Design Using Verilog: Coding and RTL Synthesis, 2nd Edition @2022

[复制链接]
marsld
发表于 2022-11-4 08:45:04 | 显示全部楼层
谢谢分享！
回复 支持 反对

举报

zhangguo1286
发表于 2022-11-4 08:54:01 | 显示全部楼层
分享分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

weii_zhao
发表于 2022-11-4 16:20:08 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

auspiciouschen
发表于 2022-11-5 10:03:17 | 显示全部楼层

回复 支持 反对

举报

asaa
发表于 2022-11-5 16:53:21 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

jacka
发表于 2022-11-5 17:07:08 | 显示全部楼层
谢谢分享

EETOP创芯人才网职位发布入口
回复 支持 反对

举报

jimcmwang
发表于 2022-11-5 17:08:04 | 显示全部楼层
如果您要查看本帖隐藏内容请回复
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

ck101_dl
发表于 2022-11-5 20:29:45 | 显示全部楼层
多谢分享 多谢分享 多谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

ahchit
发表于 2022-11-5 23:19:27 | 显示全部楼层
Thank you very much.
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

凡人物语
发表于 2022-11-6 11:17:41 | 显示全部楼层
duoxie
回复 支持 反对

举报

下一页 »
123456789下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 19:04 , Processed in 0.020215 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表