在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 2046

[资料] Digital Logic Design Using Verilog: Coding and RTL Synthesis, 2nd Edition @2022

[复制链接]
发表于 2022-10-26 16:10:46 | 显示全部楼层

谢谢分享
发表于 2022-10-26 17:24:29 | 显示全部楼层
THXTHXTHXTHXTHX
发表于 2022-10-27 08:36:27 | 显示全部楼层
thanks
发表于 2022-10-27 11:14:02 | 显示全部楼层
谢谢分享
发表于 2022-10-28 06:50:20 | 显示全部楼层
谢谢(你的)信息。期待新内容
发表于 2022-11-1 23:58:22 | 显示全部楼层
Good for your sharing. Thanks a lot.
发表于 2022-11-2 06:06:08 来自手机 | 显示全部楼层
谢谢分享
发表于 2022-11-2 08:24:51 | 显示全部楼层
谢谢分享.
发表于 2022-11-2 08:43:46 | 显示全部楼层
多谢分享
发表于 2022-11-2 08:52:41 | 显示全部楼层
Thanks
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 00:18 , Processed in 0.021397 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表