在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 2046

[资料] Digital Logic Design Using Verilog: Coding and RTL Synthesis, 2nd Edition @2022

[复制链接]
发表于 2022-11-3 11:25:14 | 显示全部楼层
谢谢分享!!!!正好需要!!!!
发表于 2022-11-3 11:31:45 | 显示全部楼层
谢谢楼主分享
发表于 2022-11-3 15:03:42 | 显示全部楼层
66666666666666666
发表于 2022-11-3 15:17:57 | 显示全部楼层
如果您要查看本帖隐藏内容请回复
发表于 2022-11-3 15:26:18 | 显示全部楼层

发表于 2022-11-3 16:49:44 | 显示全部楼层
have a look! Tks   a lot!

发表于 2022-11-3 16:53:06 | 显示全部楼层
看看
发表于 2022-11-3 17:59:24 | 显示全部楼层
多谢分享

发表于 2022-11-3 18:08:22 | 显示全部楼层
thanks
发表于 2022-11-3 19:35:37 来自手机 | 显示全部楼层
谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 00:32 , Processed in 0.021579 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表