在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 2046

[资料] Digital Logic Design Using Verilog: Coding and RTL Synthesis, 2nd Edition @2022

[复制链接]
发表于 2022-11-7 07:38:08 来自手机 | 显示全部楼层
谢谢分享
发表于 2022-11-7 08:11:16 | 显示全部楼层
多谢分享
发表于 2022-11-7 08:21:50 | 显示全部楼层
谢谢分享!
发表于 2022-11-7 09:06:32 | 显示全部楼层
thanks for  your share
发表于 2022-11-7 20:54:39 | 显示全部楼层
KANKAN
发表于 2022-11-7 22:17:01 来自手机 | 显示全部楼层
謝謝
发表于 2022-11-8 11:47:02 | 显示全部楼层
感谢分享

发表于 2022-11-8 12:08:14 | 显示全部楼层
多谢分享。。。。。。
发表于 2022-11-9 07:05:02 | 显示全部楼层
Digital Logic Design Using Verilog Coding and RTL Synthesis - 2nd Edition (Taraa.pdf (20.36 MB, 下载次数: 172 )
发表于 2022-11-9 11:37:36 | 显示全部楼层
look
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-20 08:01 , Processed in 0.028527 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表