设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › RTL Modeling with SystemVerilog for Simulation and S ...
1 ...121314151617181920... 44下一页
返回列表 发新帖
楼主: 空白MAX

[资料] RTL Modeling with SystemVerilog for Simulation and Synthesis

[复制链接]
kk2009
发表于 2021-1-30 07:13:50 | 显示全部楼层
参考一下
回复 支持 反对

使用道具 举报

发表于 2021-1-30 08:25:24 | 显示全部楼层
这个非常好
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2021-2-1 22:06:07 | 显示全部楼层
论坛›IC 设计及制造（半导体、微电子）›FPGA|ASIC|IC前端设计论坛›FPGA/ASIC资料共享›RTL Modeling with SystemVerilo ...›参与/回复主题
回复 支持 反对

使用道具 举报

发表于 2021-2-3 11:03:33 | 显示全部楼层
学习学习，谢谢
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2021-2-4 20:09:09 | 显示全部楼层

EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

gyong22
发表于 2021-3-7 10:17:30 | 显示全部楼层
good book
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2021-3-7 11:11:01 | 显示全部楼层
thanks
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2021-3-8 16:55:40 | 显示全部楼层
非常好的书籍
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

ipex
发表于 2021-3-8 21:07:39 | 显示全部楼层
RE: RTL Modeling with SystemVerilog for Simulation and Synthesis [[url=]修改[/url]]








EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2021-3-9 03:10:35 | 显示全部楼层
感谢分享
回复 支持 反对

使用道具 举报

下一页 »
1 ...121314151617181920... 44下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-11 20:36 , Processed in 0.016235 second(s), 2 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表