在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 空白MAX

[资料] RTL Modeling with SystemVerilog for Simulation and Synthesis

[复制链接]
发表于 2021-5-20 19:34:59 | 显示全部楼层
Good one
发表于 2021-5-29 09:38:08 | 显示全部楼层
我来看看是什么
发表于 2021-5-31 09:49:04 | 显示全部楼层
看看怎么样
发表于 2021-5-31 11:14:44 | 显示全部楼层
谢谢
发表于 2021-6-1 20:23:01 | 显示全部楼层
看看是最新版吗
发表于 2021-6-1 23:08:37 | 显示全部楼层
呀呀呀,真神奇
发表于 2021-6-7 15:50:38 | 显示全部楼层
wf2ewf所谓的父亲二个人个人提供
发表于 2021-6-7 18:16:19 | 显示全部楼层
Thanks for sharing
发表于 2021-6-8 13:54:58 | 显示全部楼层
have a look
发表于 2021-6-9 09:38:03 | 显示全部楼层
怎么看不了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 10:26 , Processed in 0.026760 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表