设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › RTL Modeling with SystemVerilog for Simulation and S ...
1 ...181920212223242526... 44下一页
返回列表 发新帖
楼主: 空白MAX

[资料] RTL Modeling with SystemVerilog for Simulation and Synthesis

[复制链接]
发表于 2021-10-19 17:22:19 | 显示全部楼层
kankan
回复 支持 反对

使用道具 举报

发表于 2021-10-20 09:56:23 | 显示全部楼层
try it。
回复 支持 反对

使用道具 举报

发表于 2021-10-20 10:06:26 | 显示全部楼层
very good, thanks a lot.
回复 支持 反对

使用道具 举报

发表于 2021-11-20 20:06:00 | 显示全部楼层
谢谢
回复 支持 反对

使用道具 举报

hydroa
发表于 2021-11-20 20:53:57 | 显示全部楼层
谢谢
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2021-11-21 05:56:52 | 显示全部楼层
system    下载看看

EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2021-11-21 11:52:08 | 显示全部楼层
thank you
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

SPChen
发表于 2021-11-21 15:44:10 | 显示全部楼层
Thanks!
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2021-11-22 14:03:39 | 显示全部楼层
Gooooooooooooooooooood
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2021-11-22 14:17:21 | 显示全部楼层
马克，看看
回复 支持 反对

使用道具 举报

下一页 »
1 ...181920212223242526... 44下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-12 01:22 , Processed in 0.017156 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表