EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › RTL Modeling with SystemVerilog for Simulation and S ...

1 ... 8 9 10 111213 14 15 16 ... 39 / 39 页下一页

楼主: 空白MAX

[资料] RTL Modeling with SystemVerilog for Simulation and Synthesis

[复制链接]

lgen7604

发表于 2020-12-12 20:36:53 | 显示全部楼层

kan kan

回复支持反对

beifengwx1101

发表于 2020-12-13 11:08:45 | 显示全部楼层

感谢分享

EETOP创芯人才网职位发布入口

回复支持反对

xiaoruicheng

发表于 2020-12-13 13:31:47 | 显示全部楼层

:lol:lol看不到呢

回复支持反对

登峰缚龙

发表于 2020-12-13 18:01:23 | 显示全部楼层

学习一下，谢谢。

EETOP创芯人才网职位发布入口

回复支持反对

chengweiquan

发表于 2020-12-13 20:24:45 | 显示全部楼层

thanks for you!

EETOP创芯人才网简历投递入口

回复支持反对

kaka5358

发表于 2020-12-14 10:53:07 | 显示全部楼层

谢谢楼主分享

EETOP创芯人才网职位发布入口

回复支持反对

AlexKe

发表于 2020-12-14 11:43:49 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

usb_geek

发表于 2020-12-14 11:44:09 | 显示全部楼层

是书还是paper?

EETOP创芯人才网职位发布入口

回复支持反对

mildstone

发表于 2020-12-14 13:40:34 | 显示全部楼层

看一下

EETOP创芯人才网简历投递入口

回复支持反对

wufeng233

发表于 2020-12-14 14:45:59 | 显示全部楼层

感谢分享

回复支持反对

1 ... 8 9 10 111213 14 15 16 ... 39 / 39 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-12-29 21:48 , Processed in 0.022600 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[资料] RTL Modeling with SystemVerilog for Simulation and Synthesis

站长推荐 /1