EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › RTL Modeling with SystemVerilog for Simulation and S ...

1 ... 6 7 8 91011 12 13 14 ... 39 / 39 页下一页

楼主: 空白MAX

[资料] RTL Modeling with SystemVerilog for Simulation and Synthesis

[复制链接]

woshihhd

发表于 2020-12-8 10:58:46 | 显示全部楼层

赞赞暂

回复支持反对

bellinwater

发表于 2020-12-9 15:21:04 | 显示全部楼层

看看

EETOP创芯人才网简历投递入口

回复支持反对

JDP0501

发表于 2020-12-9 17:03:24 | 显示全部楼层

看一下

回复支持反对

lengyuhai

发表于 2020-12-9 17:31:17 | 显示全部楼层

哈哈goooooooooooooooooood

EETOP创芯人才网职位发布入口

回复支持反对

wang20100520

发表于 2020-12-9 19:52:56 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

zhaowenzhe

发表于 2020-12-9 20:08:49 | 显示全部楼层

看一下这本书咋样。。。

EETOP创芯人才网职位发布入口

回复支持反对

leoluo200801

发表于 2020-12-10 10:10:56 | 显示全部楼层

sfsfsfasfsfsf

EETOP创芯人才网简历投递入口

回复支持反对

xiaofuss111

发表于 2020-12-10 10:41:53 | 显示全部楼层

感谢

EETOP创芯人才网职位发布入口

回复支持反对

l1361494

发表于 2020-12-10 19:50:16 | 显示全部楼层

是新书吗

EETOP创芯人才网简历投递入口

回复支持反对

Capricorn0115

发表于 2020-12-10 20:31:35 | 显示全部楼层

看看

回复支持反对

1 ... 6 7 8 91011 12 13 14 ... 39 / 39 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-16 06:32 , Processed in 0.024027 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[资料] RTL Modeling with SystemVerilog for Simulation and Synthesis

站长推荐 /1