在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 空白MAX

[资料] RTL Modeling with SystemVerilog for Simulation and Synthesis

[复制链接]
发表于 2020-12-10 21:38:30 | 显示全部楼层
kanyixia
发表于 2020-12-11 11:46:52 | 显示全部楼层
looklooklooklooklook


发表于 2020-12-12 08:33:29 | 显示全部楼层
vvvvvvv
发表于 2020-12-12 09:46:49 | 显示全部楼层
看看
发表于 2020-12-12 11:19:58 | 显示全部楼层
dingdingdingding
发表于 2020-12-12 12:31:25 | 显示全部楼层
kan kan
发表于 2020-12-12 13:32:03 | 显示全部楼层

发表于 2020-12-12 14:53:22 | 显示全部楼层

谢谢分享
发表于 2020-12-12 16:40:18 | 显示全部楼层
多谢分享
发表于 2020-12-12 19:07:45 | 显示全部楼层
看看,O(∩_∩)O谢谢。。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-29 21:44 , Processed in 0.021239 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表