在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: 空白MAX

[资料] RTL Modeling with SystemVerilog for Simulation and Synthesis

[复制链接]
头像被屏蔽
发表于 2020-12-2 10:27:54 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
回复 支持 反对

使用道具 举报

发表于 2020-12-2 11:42:27 | 显示全部楼层
sounds good material ! Tks for sharing!

回复 支持 反对

使用道具 举报

发表于 2020-12-2 13:07:01 | 显示全部楼层
多谢分享。
回复 支持 反对

使用道具 举报

发表于 2020-12-2 13:20:37 | 显示全部楼层

回复 支持 反对

使用道具 举报

发表于 2020-12-2 13:37:48 | 显示全部楼层
what?
回复 支持 反对

使用道具 举报

发表于 2020-12-2 17:25:36 | 显示全部楼层
kanyx
回复 支持 反对

使用道具 举报

发表于 2020-12-2 19:46:44 | 显示全部楼层
谢谢分享!
回复 支持 反对

使用道具 举报

发表于 2020-12-2 20:32:05 | 显示全部楼层
thanks
回复 支持 反对

使用道具 举报

发表于 2020-12-3 09:55:42 | 显示全部楼层
I would like to read the contents. Thanks.
回复 支持 反对

使用道具 举报

发表于 2020-12-3 10:23:43 | 显示全部楼层
感谢楼主的分享。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-11 15:33 , Processed in 0.150094 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表