RTL Modeling with SystemVerilog for Simulation and Synthesis

yifug12 · 发表于 2020-12-2 10:27:54

提示: 作者被禁止或删除内容自动屏蔽

netrunner · 发表于 2020-12-2 11:42:27

sounds good material ! Tks for sharing!

abeey · 发表于 2020-12-2 13:07:01

多谢分享。

luei1987kg · 发表于 2020-12-2 13:20:37

zlhrsy · 发表于 2020-12-2 13:37:48

what？

yizh_h · 发表于 2020-12-2 17:25:36

kanyx

marsld · 发表于 2020-12-2 19:46:44

谢谢分享！

johnsany641 · 发表于 2020-12-2 20:32:05

thanks

tom0626 · 发表于 2020-12-3 09:55:42

I would like to read the contents. Thanks.

speedrain · 发表于 2020-12-3 10:23:43

感谢楼主的分享。

yifug12 yifug12 当前离线积分 3166 头像被屏蔽	发表于 2020-12-2 10:27:54 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
yifug12 yifug12 当前离线积分 3166 头像被屏蔽
	回复支持反对举报

[资料] RTL Modeling with SystemVerilog for Simulation and Synthesis