设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › RTL Modeling with SystemVerilog for Simulation and S ...

1 ... 2 3 4 5 678 9 10 11 ... 39 / 39 页下一页

发新帖

楼主: 空白MAX

[资料] RTL Modeling with SystemVerilog for Simulation and Synthesis

发表于 2020-12-2 10:27:54 | 显示全部楼层

:):):):):):)

回复支持反对

发表于 2020-12-2 11:42:27 | 显示全部楼层

sounds good material ! Tks for sharing!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2020-12-2 13:07:01 | 显示全部楼层

多谢分享。

回复支持反对

发表于 2020-12-2 13:20:37 | 显示全部楼层

回复支持反对

发表于 2020-12-2 13:37:48 | 显示全部楼层

what？

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2020-12-2 17:25:36 | 显示全部楼层

kanyx

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2020-12-2 19:46:44 | 显示全部楼层

谢谢分享！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2020-12-2 20:32:05 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2020-12-3 09:55:42 | 显示全部楼层

I would like to read the contents. Thanks.

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2020-12-3 10:23:43 | 显示全部楼层

感谢楼主的分享。

回复支持反对

1 ... 2 3 4 5 678 9 10 11 ... 39 / 39 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-16 06:57 , Processed in 0.027382 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表