在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 空白MAX

[资料] RTL Modeling with SystemVerilog for Simulation and Synthesis

[复制链接]
发表于 2020-11-28 10:12:15 | 显示全部楼层
看看,多谢分享
发表于 2020-11-28 11:02:16 | 显示全部楼层
xuexi yixia
发表于 2020-11-28 12:04:35 | 显示全部楼层
回复查看本帖隐藏内容请
发表于 2020-11-28 12:25:13 | 显示全部楼层
thanks

发表于 2020-11-28 12:26:15 | 显示全部楼层
感谢分享
发表于 2020-11-28 16:19:02 | 显示全部楼层
地方as  阿斯蒂芬
发表于 2020-11-28 16:26:52 | 显示全部楼层
感谢分享  !

发表于 2020-11-28 17:51:00 | 显示全部楼层
资料不错
发表于 2020-11-28 18:55:35 | 显示全部楼层
gooooooooooooooooo
发表于 2020-11-28 18:57:24 | 显示全部楼层
see see!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 12:16 , Processed in 0.038108 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表