EETOP TI社区
EETOP 赛灵思社区
TI 信号链
IC设计制造 FPGA论坛 FPGA资料 模拟IC设计 模拟IC资料 测试及验证 TI资料分享 MATLAB论坛 MATLAB资料 电源设计 电源资料
汽车电子 医疗电子 ARM论坛 ARM资料 MCU论坛 MCU资料 电路设计 电路资料 射频论坛 射频资料 LabVIEW

FPGA|CPLD|ASIC论坛

版块介绍: FPGA/ASIC设计论坛板块涵盖了FPGA论坛、CPLD论坛以及ASIC论坛;云集了国内众多高手,是国内工程师首选数字IC设计板块

版主: 老扁, solarwafer, everhappy, buley, xinu2009, dlb05061131, shaweikang1984, sdwsh, benemale, sunmonkey, 我是浪子

收起/展开

子版块

FPGA/ASIC论坛讨论 (今日: 4)

FPGA,ASIC设计讨论及技术交流专区

版主: shiyinjita, HADIST, everhappy, yadog, tangyutao, neoitachi, dlb05061131, chinafpga, acgoal, guofu2010, arthur_wang_orz

23755 / 157333

Vivado使用误区与进阶 PDF

thaiduongndna - 4 小时前

FPGA/ASIC资料共享 (今日: 15)

FPGA,ASIC设计资料分享专区

版主: dlb05061131, xinu2009, buley, pengyongche, tangyutao

22999 / 678450

HDL Designer 2015 和 Modelsim ...

mnkskimo - 3 小时前
305 / 926

插入chipscope核的RapidIO设计在 ...

1804217364 - 昨天 18:35

讲坛区

鼓励有经验的网友来此发表自己的设计经验,工作经验以及对FPGA相关领域的理解认识等,鼓励原创。

版主: tangyutao, arthur_wang_orz

54 / 68

FPGA高速接口开发经历

frank_chen203 - 2017-2-8 19:30