在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3291|回复: 5

[求助] 多晶硅电阻宽度变化,via消失。

[复制链接]
发表于 2014-7-8 21:25:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大家好,我在花版图时遇到了非常奇怪的问题,我用多晶硅电阻,L3um, W800nm,则显示via。如果改成L3um,W1um,则via就没有了,有没有人遇到过同样的问题啊。
fig.png
发表于 2014-7-9 07:38:01 | 显示全部楼层
via 沒有 ?
一般 LAYOUT TOOLS 有些會有 display bug .zoom out 會看不到小

另個是你使用 PDK 類畫  , PDK 可能剛好有 bug 會某些w/L 出錯
沒有 就自己補.
以前沒有 PDK 時, layout 還不是直接畫
发表于 2014-7-9 09:33:08 | 显示全部楼层
同意樓上的說法
 楼主| 发表于 2014-7-9 16:22:41 | 显示全部楼层
多谢两位啦,只要DRC没问题,我就打算自己铺啦。
 楼主| 发表于 2014-7-10 16:39:14 | 显示全部楼层
再次求教,我试了直接加poly和metal 1之间的通孔,但是DRC过不了,原因是当多晶硅电阻宽度增大了以后,在通孔消失的位置多了一个叉形区域,那个区域是layer "CABAR",也就是说不允许打poly到metal 1的通孔(poly到metal 1的通孔layer是CA)。大家还有没有其他办法啊,有没有人遇到过这样的问题。谢谢。
 楼主| 发表于 2014-7-10 22:43:20 | 显示全部楼层
以解决,好像并不影响LVS。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 11:57 , Processed in 0.020883 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表