多晶硅也分N+掺杂和P+掺杂吗

胖大海1991 · 发表于 2015-1-14 12:59:05

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

1、同一块芯片里面的多晶硅是否都是一种掺杂？2、或者PMOS的多晶是P+掺杂，NMOS的多晶是N+掺杂？我在Sentaurus TCAD里面发现，多晶的掺杂对MOS管的性能是有影响的。
根据模拟结果，1中MOS管性能很差，2中MOS管正常工作。

guoqing096 · 发表于 2015-1-14 16:39:25

Polysilicon本身的薄层电阻（Rsh）是比较大的，由于其通常用来做MOS管的栅极，所以为了降低栅极上的电压分布，一般对Poly注入n+或者p+杂质离子，这一点可以从集成电路的制作工艺上看出来。因为MOS管都是做完栅极，再在整个活性区进行p+/n+离子注入在Poly的两侧形成p+或n+扩散区，这样Poly本身也被注入了p+或n+杂质离子。同时为了进一步减少Poly的电阻，提高MOS性能，在现代短沟道工艺中都有Polysilicide工序，在用作栅极的Poly层上沉积导电的硅化物。

胖大海1991 · 发表于 2015-1-15 12:26:56

回复 2# guoqing096

工艺上面一般是先淀积poly，再etch，完成之后再进行有源区掺杂。如果poly上面的掺杂与MOS管有源区的掺杂一致的话，那么NMOS与PMOS上的poly掺杂极性是不同的。如果这样的话，反相器的poly岂不是会形成一个PN结？

nm2012 · 发表于 2016-6-13 23:16:08

同ls问题，有木有人能解释一下啊

xinleiye · 发表于 2016-7-2 13:05:54

回复 3# 胖大海1991
又没有电流流过，有什么影响么

heremean · 发表于 2016-7-2 18:20:07

我的理解一个属性（或一个区域）的MOS管只有一种掺杂，不然NP没有形成半导体前不就已经被中和了吗

Snowy2016 · 发表于 2016-9-27 16:37:23

2#讲得对，PMOS的GATE就P+掺杂，NMOS的GATE是N+掺杂，多晶硅自对准工艺的结果。
要形成结得是两块掺杂相反的半导体放在一起，INV的两个GATE不会贴在一起。若按照楼上的说法，那INV的输出端一边接PMOS的Drain（P+），一边接NMOS的Drain（N+），那这个也会出问题了...

张学胜 · 发表于 2021-1-8 11:11:20

666666

yueywcy · 发表于 2021-4-11 06:26:11

硅栅工艺都是这样的。

斯特李 · 发表于 2021-8-23 20:13:05

6#说得对，要看做完poly后，后面做什么肼掺杂什么，要和后面一致，不然就被中和了

[求助] 多晶硅也分N+掺杂和P+掺杂吗

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /2