开版第二贴 大家讨论一下GGNMOS和GCNMOS的差别和优缺点

pinesong18

回复 9# sunjimmy

赞！台湾的IC积淀的东西比大陆强多了，看了很多paper都是台湾的。

stone_bird

回复 1# jian1712

我有三个问题请教：1、GCNMOS为什么可以使得ESD放电管更加均匀地导通？
2、GCNMOS能否降低snapback的阈值？
3、GCNMOS中RC时间常数该如何选取？10ns~1us?
谢谢！

stone_bird

回复 9# sunjimmy


   

本帖最后由 sunjimmy 于 2012-12-14 01:20 编辑 GCNMOS 是用來改善 GGNMOS 無法 uniform turn-on 的缺點. 透過 Cgd 的 coupling 使的 GCNMOS 的gate電壓稍為提高, 可以降低 snapback trigger 電壓, 使更多的nmos finger 有機會 uniform turn-on, 進入snapback region,啟動 nmos 下寄生的 lateral BJT.排掉ESD電流. 两点疑问：一、snapback trigger电压不是有drian端雪崩击穿电压决定吗？为什么在提高了gate的电压会降低snapback trigger电压？能详细说说原理么？或者有资料推荐学习么？ 二、为什么提高了gate的电压会使得导通性更加一致？是因为snapback trigger电压降低了吗？如果是的话，那这个时间hold电压是保持不变么？ 要付出的代價是, 在進入snapback region前, 有部份的ESD current會走 NMOS gate下的surface channel, 在寄生的 lateral BJT 啟動前,  NMOS的 surface channel 必需先頂住,不可以被燒毀. 电路设计上如何保证这点呢？是通过设计合理的RC时间常数来保证么？如果是的话，有相关的经验分享么？问了好多，谢谢！

stone_bird

从网上找了一篇论文 1996-Capacitor-couple ESD protection circuit for deep-submicron low-voltage CMOS ASIC.pdf (1.65 MB, 下载次数: 1262 )

2013-11-7 16:35 上传

点击文件名下载附件

；论文有介绍了GCNMOS的设计目的，设计方法，测试数据，可供参考。

dengxj123

没错，GC的优点就是减小Vt1，使Vt2>Vt1，fingers能够均匀导通，充分发挥出多指的能力。而这就是GG的弱点。

xlq922

回复 17# stone_bird

GCNMOS 是用來改善 GGNMOS 無法 uniform turn-on 的缺點.
透過 Cgd 的 coupling 使的 GCNMOS 的gate電壓稍為提高, 可以降低 snapback trigger 電壓,
使更多的nmos finger 有機會 uniform turn-on, 進入snapback region,啟動 nmos 下寄生的 lateral BJT.排掉ESD電流.
两点疑问：一、snapback trigger电压不是有drian端雪崩击穿电压决定吗？为什么在提高了gate的电压会降低snapback trigger电压？能详细说说原理么？或者有资料推荐学习么？
二、为什么提高了gate的电压会使得导通性更加一致？是因为snapback trigger电压降低了吗？如果是的话，那这个时间hold电压是保持不变么？
要付出的代價是, 在進入snapback region前, 有部份的ESD current會走 NMOS gate下的surface channel,
在寄生的 lateral BJT 啟動前,  NMOS的 surface channel 必需先頂住,不可以被燒毀.
电路设计上如何保证这点呢？是通过设计合理的RC时间常数来保证么？如果是的话，有相关的经验分享么？问了好多，谢谢！
    这几个问题我个人的理解是：
1. CGNMOS使sanpback trigger电压降低，原因是gate电压上升之后因为表明会流过较大电流，这样nmos的bulk/soure PN结会在大电流下达到正向导通压降，触发snapback。
2. gate电压提高，即使不同的finger之间有差异（连线电阻、vth不同等原因），但只要提高的这个gate电压达到了某根finger的vth，那这根finger就会turn-on，gate电压越高能够导通的finger就越多。
3. 这个问题不是很清楚，目前我们使用gcnmos都是按照fundary的esd guidline来做的，一般他们都会推荐一个阻值来和一定尺寸的NMOS搭配。

lisazhao

lisazhao

回复 17# stone_bird
可以参看上图
1.在GGMOS 情况下寄生BJT的的导通是由雪崩击穿电流提供，在GCMOS情况下，MOS导通电流可以提供，降低了snapback的Vt 电压，
2，均匀导通可以参考上图，在GGMOS下Vt1>vt2,部分finger导通后，其他的finger就无法导通
GCMOS降低了VT1，是的VT1<VT2，这样就可以是的所以的器件都导通，电流更加均匀
有空可以参考下ESD in Silicon Integrated Circuits 2nd Edition，有详细的介绍

analogmind

回复  sunjimmy
说的很不错，GCNMOS改善了GGNMOS的导通均匀性，同时使得Vt1可调，GCNNMOS主要还是靠Break ...
jian1712 发表于 2012-12-20 00:04

                               
登录/注册后可看大图

会不会是gate bias 太高了导致IEC stress failure？ 看到failure的现象是什么？

enian

如果是使用寄生电容 只是接一个电阻的那种  就还是利用击穿的，如果是正儿八经RC的，那就是要利用mos导通的，不是击穿的