在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: buley

[统计] 你是用VHDL还是用Verilog HDL?

[复制链接]
发表于 2015-9-23 15:43:22 | 显示全部楼层
回复 1# buley


    VHDL转verilog
发表于 2015-10-12 16:33:04 | 显示全部楼层
老师叫我学verilog
发表于 2015-10-14 22:07:50 | 显示全部楼层
Verilog   这种调查感觉也很久了
发表于 2015-10-16 21:06:55 | 显示全部楼层
都用啊
发表于 2015-10-21 16:14:12 | 显示全部楼层
现在用system verilog
发表于 2015-10-25 10:47:28 | 显示全部楼层
两个都用过啊
发表于 2015-10-28 16:09:41 | 显示全部楼层
当然是verilog
发表于 2015-11-2 11:37:14 | 显示全部楼层
顶。verilog接近c语言,更容易
发表于 2015-11-9 23:58:39 | 显示全部楼层
verilog 感觉更易学一些
发表于 2015-11-26 14:37:48 | 显示全部楼层
貌似还是verilog还是用的人多啊。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-2 04:42 , Processed in 0.030733 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表