在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: buley

[统计] 你是用VHDL还是用Verilog HDL?

[复制链接]
发表于 2015-6-4 08:48:59 | 显示全部楼层
用vhdl,也想学学verilog
发表于 2015-6-4 17:41:49 | 显示全部楼层
Verilog是进行时,VHDL是过去时。
发表于 2015-6-5 17:31:05 | 显示全部楼层
用的Verilog,但发现erilog语法还是不够严谨
发表于 2015-6-19 15:25:42 | 显示全部楼层
正在学Verilog
发表于 2015-6-19 16:48:17 | 显示全部楼层
要不要两个都学一下??
发表于 2015-6-20 13:22:31 | 显示全部楼层
好东西,多谢。
发表于 2015-6-21 10:44:08 | 显示全部楼层
Verilog路过
发表于 2015-6-22 12:21:30 | 显示全部楼层
vhdl写功能实现,verilog调用,system verilog仿真
发表于 2015-6-23 17:04:02 | 显示全部楼层
verilog啊
发表于 2015-6-24 07:31:36 | 显示全部楼层
Verilog是大趋势
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-22 17:25 , Processed in 0.034350 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表