在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: buley

[统计] 你是用VHDL还是用Verilog HDL?

[复制链接]
发表于 2015-5-24 11:41:35 | 显示全部楼层
VHDL is also good but
发表于 2015-5-27 10:03:46 | 显示全部楼层
没必要纠结,都在用,那个习惯用哪个
发表于 2015-5-27 22:51:56 | 显示全部楼层
我用的是Verilog,好上手,比较和C很像·
发表于 2015-5-31 12:53:27 | 显示全部楼层
一直在用verilog,但好多程序是VHDL,所以也想学学VHDL
发表于 2015-6-1 15:22:49 | 显示全部楼层
用的verilog
发表于 2015-6-2 01:52:08 | 显示全部楼层
verilog
发表于 2015-6-2 01:52:49 | 显示全部楼层
更习惯verilog
发表于 2015-6-3 17:22:56 | 显示全部楼层
Verilog
发表于 2015-6-3 17:23:15 | 显示全部楼层
都学过,不过现在用的是Verilog,感觉Verilog更简单一些
发表于 2015-6-3 17:30:39 | 显示全部楼层
now I am using VHDL
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-22 19:32 , Processed in 0.039294 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表