在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
楼主: buley

[统计] 你是用VHDL还是用Verilog HDL?

[复制链接]
发表于 2012-12-1 10:59:42 | 显示全部楼层
本来用的Verilog,现在项目改用VHDL了
回复

使用道具 举报

发表于 2012-12-2 15:19:15 | 显示全部楼层
欧洲国家用VHDL比较多
回复

使用道具 举报

发表于 2012-12-15 00:27:49 | 显示全部楼层
什么区别?不是一样的吗?
回复

使用道具 举报

发表于 2012-12-16 15:03:12 | 显示全部楼层
Verilog比较容易上手
回复

使用道具 举报

发表于 2012-12-20 00:33:54 | 显示全部楼层
Verilog用的很習慣了,加上SYSTEM VERILOG,VERILOG應該無敵了
回复

使用道具 举报

发表于 2012-12-20 08:55:49 | 显示全部楼层
Verilog HDL
回复

使用道具 举报

发表于 2012-12-20 10:31:07 | 显示全部楼层
个人赞成verilog, 但是为了与别人的接口,不得不用vhdl。verilog像c++,语法好理解、记忆。
回复

使用道具 举报

发表于 2012-12-28 10:43:16 | 显示全部楼层
这样说的话,估计还是得换成用verilog了。
回复

使用道具 举报

发表于 2012-12-28 12:09:48 | 显示全部楼层
看来verilog占据统治地位啊
回复

使用道具 举报

发表于 2012-12-28 18:02:37 | 显示全部楼层
都用过,但主要还是用verilog
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-18 07:59 , Processed in 0.021241 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表