你是用VHDL还是用Verilog HDL？

fengxingzilin · 发表于 2013-1-30 22:56:28

verilog好上手些说的

xianrenwang · 发表于 2013-2-1 23:54:02

verilog

lordlion · 发表于 2013-2-2 17:03:53

都用,看公司环境

HADIST · 发表于 2013-2-2 20:23:27

外企做IC设计的都用VHDL？

xwave · 发表于 2013-2-3 13:25:17

估计以后用VHDL的人会越来越少吧

kubilago · 发表于 2013-2-4 14:10:17

雖然以前在學校用VHDL, 但工作久了還是習慣Verilog

lzhjxn · 发表于 2013-2-16 11:44:47

回复 1# buley

VHDL国内现在主要是大学在用了吧

ab227227 · 发表于 2013-2-17 14:39:24

verilog

加油99 · 发表于 2013-2-18 11:28:58

据说，Xilinx 最新的开发工具 Vivado 不支持 VHDL 时序仿真。仅为 Verilog 的时序仿真提供支持。

mmdmmd2 · 发表于 2013-2-24 11:15:39

都用过，还是verilog好一点

[统计] 你是用VHDL还是用Verilog HDL？