在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: buley

[统计] 你是用VHDL还是用Verilog HDL?

[复制链接]
发表于 2013-1-7 19:58:48 | 显示全部楼层
以前基本用VHDL,目前正在血verilog!个人还是比较喜欢VHDL
发表于 2013-1-7 21:07:35 | 显示全部楼层
VERILOG 看着容易点
发表于 2013-1-8 09:40:29 | 显示全部楼层
各有所长吧,不过还是习惯用v,语法自由,设计灵活
发表于 2013-1-8 10:46:10 | 显示全部楼层
两种都用学,不过要精通一种,另外一种能看懂就行
发表于 2013-1-16 22:09:07 | 显示全部楼层
用Verilog的比较多
发表于 2013-1-17 02:42:23 | 显示全部楼层
一个都不能少。
发表于 2013-1-21 23:54:01 | 显示全部楼层
楼上 只说了 一部分, 现在流行的已经是 system 了。  VerilogSystem /SystemC 很热。

像用C语言一样的用他们。 还没有几个能做到。
发表于 2013-1-30 21:50:24 | 显示全部楼层
Verilog好入门,好上手
发表于 2013-1-30 21:55:33 | 显示全部楼层
我觉得VERILOG好上手
发表于 2013-1-30 21:57:33 | 显示全部楼层
Verilog精通,VHDL OK
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 15:51 , Processed in 0.027660 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表