在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: post_design

[原创] vim插件:提高Verilog和UVM testbench coding效率的利器

[复制链接]
发表于 2018-3-4 12:00:27 | 显示全部楼层
thanks
发表于 2018-3-9 21:17:35 | 显示全部楼层
谢谢分享!!
发表于 2018-3-12 13:00:39 | 显示全部楼层
xxfxfxfxff
发表于 2018-7-22 07:53:01 | 显示全部楼层
回复 1# post_design
谢谢
发表于 2018-7-22 18:37:32 | 显示全部楼层
interesting
发表于 2018-7-22 18:38:36 | 显示全部楼层
thank you
发表于 2018-7-22 19:36:22 | 显示全部楼层
谢谢分享
发表于 2018-7-22 21:57:13 | 显示全部楼层
感谢 分享
发表于 2018-7-26 18:59:43 | 显示全部楼层
haohaohao
发表于 2019-3-21 14:21:56 | 显示全部楼层
在SRC文件夹里  我好想少文件macro.pl啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 08:23 , Processed in 0.086069 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表