在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: post_design

[原创] vim插件:提高Verilog和UVM testbench coding效率的利器

[复制链接]
发表于 2017-3-16 13:24:34 | 显示全部楼层
非常感谢!!!!
发表于 2017-3-16 21:34:49 | 显示全部楼层
这个工具真的非常棒。
发表于 2017-3-16 21:36:27 | 显示全部楼层
谢谢分享
发表于 2017-4-16 19:56:45 | 显示全部楼层
谢谢楼主分享
发表于 2017-5-22 15:57:11 | 显示全部楼层
回复 1# post_design


   
安装说明安装后,点击UVM_Utilities下的任一项都会报“/home/.vim/eetop/vlog_aide/src/macro.pl: command not founc”.
话说这个perl确实在vlog_aide的src里没有啊。
大家都怎么用的呢?
发表于 2017-5-23 15:45:37 | 显示全部楼层
谢谢楼主分享
发表于 2017-5-24 13:50:10 | 显示全部楼层
感谢分享
发表于 2017-6-4 17:00:38 | 显示全部楼层
赞一个
发表于 2017-6-4 17:29:41 | 显示全部楼层
果断顶起,哈哈哈~~~
发表于 2017-6-21 01:36:03 | 显示全部楼层
非常感謝~~~~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 01:00 , Processed in 0.020206 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表