vim插件：提高Verilog和UVM testbench coding效率的利器

cdting · 发表于 2017-6-22 14:50:07

非常感謝~~~~

cdting · 发表于 2017-7-6 06:35:15

非常感謝~~~

gloria2017 · 发表于 2017-7-6 08:56:38

mark，好东西！

shufeng123 · 发表于 2017-7-21 14:14:11

lz，缺了 macro.pl 文件，麻烦也上传下吧，谢谢！！

yucaoxilin · 发表于 2017-7-22 13:53:48

mark～

dennis77924 · 发表于 2017-8-13 21:31:49

牛xxx工具

云游于海 · 发表于 2017-8-21 09:19:48

谢谢分享，很强大

dreamings · 发表于 2017-8-22 10:45:00

回复 40# lxing_1988

你好，这个macro.pl问题解决了吗，我是刚自学UVM，安装了这个插件，缺少macro.pl文件，auto inst那些都好使，这个UVM的不好使总感觉别扭。有什么解决方法吗？多谢这位大神了。

yfp303 · 发表于 2017-11-7 15:17:38

好像下错了

飞鸟一帆 · 发表于 2018-1-25 16:03:46

meiyongg kankan

[原创] vim插件：提高Verilog和UVM testbench coding效率的利器