EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › vim插件：提高Verilog和UVM testbench coding效率的利器 ...

1 ... 10 11 12 13 14 15 161718 / 18 页下一页

楼主: post_design

[原创] vim插件：提高Verilog和UVM testbench coding效率的利器

[复制链接]

发呆的园丁

发表于 2022-3-13 17:38:13 | 显示全部楼层

谢谢分享！

回复支持反对

haifanwen

发表于 2022-4-3 09:21:42 | 显示全部楼层

感谢分享

EETOP创芯人才网简历投递入口

回复支持反对

郁十

发表于 2022-4-5 17:42:29 | 显示全部楼层

先收藏了

回复支持反对

jl1374141105

发表于 2022-4-24 20:50:45 | 显示全部楼层

很实用，谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

rae1020

发表于 2022-6-8 09:46:17 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

songmz

发表于 2022-6-28 18:41:41 | 显示全部楼层

试一试

EETOP创芯人才网职位发布入口

回复支持反对

songmz

发表于 2022-6-28 18:49:48 | 显示全部楼层

下载试试

EETOP创芯人才网简历投递入口

回复支持反对

clslhy

发表于 2022-6-30 10:21:26 | 显示全部楼层

看看~

EETOP创芯人才网职位发布入口

回复支持反对

cmmjava

发表于 2023-7-7 00:54:35 | 显示全部楼层

感谢分享！

EETOP创芯人才网简历投递入口

回复支持反对

wufeng233

发表于 2023-7-12 16:30:33 | 显示全部楼层

看看

回复支持反对

1 ... 10 11 12 13 14 15 161718 / 18 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-23 00:34 , Processed in 0.026348 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[原创] vim插件：提高Verilog和UVM testbench coding效率的利器

站长推荐 /2