vim插件：提高Verilog和UVM testbench coding效率的利器

Rohau · 发表于 2019-12-3 15:59:00

谢谢楼主分享！
缺少macro.pl文件的解决：uvm模板插件可以直接修改uvm_utilities.vim文件中macro.pl为template.pl，重进vim就可以用了

紫月蝶舞 · 发表于 2019-12-15 22:07:23

xiankankan

cdting · 发表于 2020-3-27 05:37:42

Thanks!!

saintgang · 发表于 2020-4-19 17:05:10

谢谢分享

cwpeng · 发表于 2020-5-7 14:03:18

感謝樓主的分享，正好我想學習這方面的技術。

yahooszh · 发表于 2020-7-13 11:16:16

太棒了！！！

hwlyic · 发表于 2021-10-31 06:42:01

thank you

cdting · 发表于 2021-10-31 10:55:53

Thanks!!!

liwanggao · 发表于 2021-11-14 11:15:41

目前在用VScode 具体的VIM和Emacs 晚一点再看

徐峰 · 发表于 2021-11-25 19:04:21

膜拜～

[原创] vim插件：提高Verilog和UVM testbench coding效率的利器