设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › vim插件：提高Verilog和UVM testbench coding效率的利器 ...
1 ...101112131415161718
返回列表 发新帖
楼主: post_design

[原创] vim插件：提高Verilog和UVM testbench coding效率的利器

[复制链接]
luckylkun
发表于 2023-7-20 10:39:11 | 显示全部楼层
kkk看看看看
回复 支持 反对

举报

soul42667100
发表于 2023-7-25 10:59:38 | 显示全部楼层
看看
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

GAB
发表于 2024-1-5 17:03:39 | 显示全部楼层
:):)
回复 支持 反对

举报

1 ...101112131415161718
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 19:37 , Processed in 0.014017 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表