关于serdes中PLL，CDR的 jitter peaking的问题

paulpaula · 发表于 2013-9-16 17:36:46

楼主好人啊

inter211 · 发表于 2013-9-16 19:13:25

下载了，顶一下，谢谢

wsy979 · 发表于 2013-9-21 00:12:50

good, thx!

pgdn · 发表于 2013-11-11 13:04:35

回复 40# microuser
xie xie le

lsren123 · 发表于 2013-12-14 09:44:10

GOOD....

ohyaq · 发表于 2013-12-15 19:20:02

很棒的討論

hujiaomianhao · 发表于 2013-12-30 00:05:10

学习中,谢谢!

aceafei · 发表于 2014-2-26 14:20:55

回复 56# ipmsn5

做整体系统的相位噪声仿真，然后折算到jitter，优化参数得到最好的环路滤波器参数设计。

ja5623 · 发表于 2014-3-4 11:15:01

非常感謝我收下了

wm652922 · 发表于 2014-4-27 13:35:33

资料不错，可是问题没解决啊~

[讨论] 关于serdes中PLL，CDR的 jitter peaking的问题