关于serdes中PLL，CDR的 jitter peaking的问题

stoneduan · 发表于 2011-6-3 16:56:27

回复 56# ipmsn5

ref都从data里面来的话，频率稳定性能够保证不？ VCO的thermal noise和VCO bias的flicker noise与thermal noise占主要部分，这两个影响怎么得上MHz，一般phase noise积分都从12KHz 到20MHz，那你的带宽得多宽。
对不

qaonsale · 发表于 2011-6-23 23:15:51

Good information! Thanks

eagleliujun · 发表于 2011-7-1 15:55:51

谢谢

incol · 发表于 2011-7-26 17:41:58

不错的文章，谢谢

raydcj · 发表于 2011-7-26 19:41:52

非常感谢，正在研究中

angelwin · 发表于 2011-8-8 19:48:32

depend135
向前辈学习厉害

zdyd · 发表于 2011-8-15 23:01:38

谢谢，很有帮助！

lipenghbu · 发表于 2011-8-20 16:08:20

初学，虽然还是不怎么明白，不过非常感谢各位大牛~

xinfubin · 发表于 2011-8-21 11:07:06

路过，看看

xiangdongliu · 发表于 2011-8-23 23:19:19

回复 7# depend135

xie xie fen xiang!

[讨论] 关于serdes中PLL，CDR的 jitter peaking的问题

站长推荐 /2