在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: shaolongliu.pku

[讨论] 关于serdes中PLL,CDR的 jitter peaking的问题

[复制链接]
发表于 2011-6-3 16:56:27 | 显示全部楼层
回复 56# ipmsn5


    ref都从data里面来的话, 频率稳定性能够保证不? VCO的thermal noise和VCO bias的flicker noise与thermal noise占主要部分,这两个影响怎么得上MHz,一般phase noise积分都从12KHz 到20MHz,那你的带宽得多宽。
对不
发表于 2011-6-23 23:15:51 | 显示全部楼层
Good information! Thanks
发表于 2011-7-1 15:55:51 | 显示全部楼层
谢谢
发表于 2011-7-26 17:41:58 | 显示全部楼层
不错的文章,谢谢
发表于 2011-7-26 19:41:52 | 显示全部楼层
非常感谢,正在研究中
发表于 2011-8-8 19:48:32 | 显示全部楼层
depend135
向前辈学习厉害
发表于 2011-8-15 23:01:38 | 显示全部楼层
谢谢,很有帮助!
发表于 2011-8-20 16:08:20 | 显示全部楼层
初学,虽然还是不怎么明白,不过非常感谢各位大牛~
发表于 2011-8-21 11:07:06 | 显示全部楼层
路过,看看
发表于 2011-8-23 23:19:19 | 显示全部楼层
回复 7# depend135


    xie xie fen xiang!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-28 13:38 , Processed in 0.024045 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表