关于serdes中PLL，CDR的 jitter peaking的问题

liiru · 发表于 2012-4-16 11:18:18

解释的很详细，顶一个

hunan88 · 发表于 2012-5-3 15:41:50

顶一个

guoweiwei · 发表于 2012-6-21 08:29:23

都是高手啊学习了

agent223 · 发表于 2012-8-10 13:45:08

大神们咋么不继续讨论了

accel30 · 发表于 2012-8-12 21:43:02

dingding

accel30 · 发表于 2012-8-12 21:43:57

dingding

accel30 · 发表于 2012-8-24 22:32:01

dingding

BackerShu · 发表于 2012-8-28 16:03:12

讲的不错.dll这么好，为什么用的人不多呢？
eejli 发表于 2012-4-16 10:14

登录/注册后可看大图

从jitter accumulation 的角度看，DLL-based CDR是很好的，但是这种结构也存在自身的局限性：DLL只是一阶系统，只有Phase track的能力，通常需要与input data 相同频率的Fref作为VCDL的参考时钟。这就限制了其通常只用在这种Fref已经存在的系统中。否则就需要一个单独的PLL去产生Fref。

eagleliujun · 发表于 2012-9-19 10:23:13

嘻嘻谢谢

crazy_py · 发表于 2012-9-19 11:16:49

坐等高人

[讨论] 关于serdes中PLL，CDR的 jitter peaking的问题

站长推荐 /2