在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: shaolongliu.pku

[讨论] 关于serdes中PLL,CDR的 jitter peaking的问题

[复制链接]
发表于 2014-5-12 19:12:45 | 显示全部楼层
谢谢~~~~
发表于 2014-5-13 13:46:57 | 显示全部楼层
回复 2# depend135


    解释的很清楚。
发表于 2014-5-20 13:32:28 | 显示全部楼层
感謝大大 分享!!
发表于 2014-5-20 19:32:23 | 显示全部楼层
大婶继续回复啊
发表于 2014-5-26 23:42:40 | 显示全部楼层
謝謝!!!!!!
发表于 2014-6-13 09:01:13 | 显示全部楼层
关注,慢慢看
发表于 2014-6-29 10:46:19 | 显示全部楼层
真的很感谢
发表于 2014-8-4 14:56:02 | 显示全部楼层
DLL 的讨論不及 PLL 的有系統,比較難學習。

謝謝!
发表于 2014-8-15 14:36:40 | 显示全部楼层
谢谢!
发表于 2014-11-29 15:16:16 | 显示全部楼层
Look into Razavi's Design of Integrated Circuits for Optical Communications
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-28 13:31 , Processed in 0.023666 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表