请问这小段代码这么写的用意？

psd0208

always @(posedge clk) begin aa  <=bb || !cc; aa_n<=!bb && cc; end 我觉得这么写不是更好理解么： always @(posedge clk) begin aa  <=bb || !cc; aa_n<=!aa; end 是不是跟时序要求有关，下面的代码是在aa后再加非门才生成aa_n，所以逻辑延时会更大，但是上面的就不会？

09120058

第一个模块aa_n得到的是当前！bb&&cc的值，第二个模块aa_n得到的是上一个时钟aa取反的值 两个结果可能会不一样         
以上答案仅供参考
同时坐等高手指点

sheeny007

两种写法是不同的吧

第二个中 aa_n寄存器的输入是aa寄存器的输出

abnerliu

这样不对

always @(posedge clk)
begin
aa  <=bb || !cc;
aa_n<=!bb && cc;
end
è
aa,aa_n 之间没有关系, 只跟

bb,cc 有关

always @(posedge clk)
begin
aa  <=bb || !cc;
aa_n<=!aa;
end

è
aa_n接的是 aa 资料
这二种是不同的写法
在时序上也会有不同结果

wzl540

哦        哦

sinxsinx

09120058 同志说的对.

第一个模块aa_n得到的是当前！bb&&cc的值，第二个模块aa_n得到的是上一个时钟aa取反的值.

ichstar

这两个模块明显不一样啊，应从综合出来的硬件电路去考虑

psd0208

always @(posedge clk)
begin
aa  <=bb || !cc;
aa_n<=!bb && cc;
end

如果是这样呢：
always @(posedge clk)
begin
aa  <=bb || !cc;
//aa_n<=!aa;
end
assign aa_n<=!aa;

richardyicai

你用的是<=, 改成＝

psd0208

唉 大家真是细心啊

如果是这样呢：
always @(posedge clk)
begin
aa  <=bb || !cc;
//aa_n<=!aa;
end
assign aa_n=!aa;