请问这小段代码这么写的用意？

yzseu · 发表于 2010-3-26 21:50:04

竞争……

qingyulan · 发表于 2010-3-27 00:00:39

always @(posedge clk)
begin
aa <=bb || !cc;
aa_n<=!bb && cc;
end
这个always明显的是两个并行的寄存器，aa和aa_n同时发生，这两个寄存器的输入输出没有直接的联系。

always @(posedge clk)
begin
aa <=bb || !cc;
aa_n<=!aa;
end
这个always是个两个串行的寄存器，aa寄存器的输出给了aa_n的输入了。

lmchamissosi · 发表于 2010-3-27 15:48:32

。。完全不一样啊。
第一段aa的值和aa_n的值非相关。
第二段aa_n的值和aa被改变后的值相关。
也就是有一个clk的delay

sagegao · 发表于 2010-6-11 10:46:45

我赞同#44的观点

flovy · 发表于 2010-6-11 11:57:35

simulate the code and you will find the deferrence

xnjd12566 · 发表于 2010-6-11 17:16:22

我也来参与讨论哈哈

[求助] 请问这小段代码这么写的用意？

站长推荐 /2