在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
发表于 2009-6-10 16:24:22 | 显示全部楼层

» FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

没钱了,没钱了
发表于 2009-6-10 17:16:09 | 显示全部楼层
收下了
发表于 2009-6-10 17:17:26 | 显示全部楼层
楼主辛苦了~~你就是大神先啊~~
发表于 2009-6-10 17:19:30 | 显示全部楼层
不错,收下了,资料不错啊
发表于 2009-6-11 07:54:20 | 显示全部楼层

Thanks a lot!!!

Thanks a lot!!!
发表于 2009-6-11 10:18:09 | 显示全部楼层
下载下来看看,呵呵
发表于 2009-6-12 14:32:16 | 显示全部楼层
:victory: :victory: :victory: :victory: :victory: 98
发表于 2009-6-12 15:10:20 | 显示全部楼层
谢谢!看看哈!
发表于 2009-6-12 22:43:09 | 显示全部楼层
谢谢楼主分享
发表于 2009-6-16 12:32:12 | 显示全部楼层
学习中,下载了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-22 06:46 , Processed in 0.025238 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表