在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
发表于 2009-6-29 10:10:36 | 显示全部楼层
蠻有深度的帖子,大大我支持你一下
发表于 2009-7-1 16:22:36 | 显示全部楼层

我要挣钱

我要挣钱我要挣钱我要挣钱我要挣钱
发表于 2009-7-1 16:38:55 | 显示全部楼层
怎样开始着手设计cpu啊  急啊
发表于 2009-7-1 16:40:04 | 显示全部楼层
咋样设计cpu啊  急啊  
发表于 2009-7-1 16:45:15 | 显示全部楼层
我想设计cpu啊   
发表于 2009-7-4 04:40:59 | 显示全部楼层
有点浪费钱
发表于 2009-7-4 13:27:27 | 显示全部楼层
serdes_handbook.pdf 中文版
发表于 2009-7-4 22:24:11 | 显示全部楼层
thanks for sharing
发表于 2009-7-4 22:28:52 | 显示全部楼层
再整点钱吧
发表于 2009-7-4 22:57:56 | 显示全部楼层

101010

thanks for sharing
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 13:26 , Processed in 0.022520 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表