在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
发表于 2009-7-13 22:23:25 | 显示全部楼层
很直观的代码,收藏了!!!
发表于 2009-7-13 22:27:41 | 显示全部楼层
值得收藏!!!谢谢!!!
发表于 2009-7-13 22:33:04 | 显示全部楼层
好资料。谢谢lz的分享!!!
发表于 2009-7-31 11:10:28 | 显示全部楼层
怎么我无法下载
发表于 2009-7-31 15:53:45 | 显示全部楼层
真是个好东西
发表于 2009-8-1 22:21:15 | 显示全部楼层
很好的内容
发表于 2009-8-4 12:04:42 | 显示全部楼层
谢谢!可惜没有下下来
发表于 2009-8-4 12:06:11 | 显示全部楼层

支持一下

谢谢了!
发表于 2009-8-4 12:22:32 | 显示全部楼层
thanks
发表于 2009-8-4 12:41:34 | 显示全部楼层

谢谢!!!!!!!!!!

谢谢!!!!!!!!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 14:42 , Processed in 0.023305 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表