在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
发表于 2009-8-14 10:43:28 | 显示全部楼层
真好,共享~~
发表于 2009-8-14 10:48:14 | 显示全部楼层
下来看看~
发表于 2009-8-14 11:09:39 | 显示全部楼层
感谢楼主
发表于 2009-8-15 08:26:26 | 显示全部楼层
非常不错啊!!!
发表于 2009-8-17 06:13:10 | 显示全部楼层
好资料,多谢分享
发表于 2009-8-17 06:15:30 | 显示全部楼层
好资料,可惜没钱了
发表于 2009-8-17 15:38:51 | 显示全部楼层
hao dongdong a
发表于 2009-8-17 15:44:19 | 显示全部楼层
顶楼主
发表于 2009-8-17 19:59:59 | 显示全部楼层
这些都是非常具有价值的资料,下载下来看看
发表于 2009-8-17 20:01:06 | 显示全部楼层
这些都是非常具有价值的资料,下载下来看看
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 14:44 , Processed in 0.033673 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表