在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
发表于 2009-6-2 15:33:25 | 显示全部楼层

thansk kkkfkdf

thansk kkkfkdf
发表于 2009-6-2 15:59:56 | 显示全部楼层

thanks

thanks
发表于 2009-6-3 17:39:58 | 显示全部楼层
haodongxia
发表于 2009-6-5 17:28:42 | 显示全部楼层
差钱。。。
发表于 2009-6-5 19:31:48 | 显示全部楼层
我要了
发表于 2009-6-5 19:33:16 | 显示全部楼层
我要下载
发表于 2009-6-5 19:34:19 | 显示全部楼层
我正需要这个..
发表于 2009-6-5 19:36:51 | 显示全部楼层
我现在要搞这个了..我要看看
发表于 2009-6-8 10:25:13 | 显示全部楼层
路过,学习一下
发表于 2009-6-10 16:21:11 | 显示全部楼层
没钱了, 没钱了,
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-29 19:44 , Processed in 0.021909 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表