设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代 ...
1 ...363738394041424344... 87下一页
返回列表 发新帖
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
sea19150734
发表于 2009-5-23 18:22:13 | 显示全部楼层

very good

very  good
回复 支持 反对

举报

sea19150734
发表于 2009-5-23 18:24:10 | 显示全部楼层

very good

very  good
回复 支持 反对

举报

liurg
发表于 2009-5-29 15:51:24 | 显示全部楼层
这种资源太好了 感谢 再感谢
回复 支持 反对

举报

mybeloving
发表于 2009-5-30 13:31:26 | 显示全部楼层
多谢楼主。。。。。。。。。。。。。。
回复 支持 反对

举报

WAXABC
发表于 2009-5-30 23:01:20 | 显示全部楼层
学习一下,好东西
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

rayx366
发表于 2009-5-31 22:58:08 | 显示全部楼层
DDR 只是MIG的代码，没有什么特别的
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

bigbigchen
发表于 2009-6-1 09:37:30 | 显示全部楼层
好东西啊
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

bigbigchen
发表于 2009-6-1 09:38:58 | 显示全部楼层
支持，下
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

michaelzhang
发表于 2009-6-1 16:44:54 | 显示全部楼层
thanks a lot!
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

bullelai
发表于 2009-6-2 14:53:40 | 显示全部楼层

thansksss

thansksss
回复 支持 反对

举报

下一页 »
1 ...363738394041424344... 87下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 11:27 , Processed in 0.027762 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表