在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
发表于 2009-4-20 11:43:27 | 显示全部楼层

thanks for sharing

thanks for sharing, good
发表于 2009-4-21 17:33:42 | 显示全部楼层
ddr controller 是xillix平台的啊
发表于 2009-4-21 17:34:57 | 显示全部楼层
好啊,分享是一种美德
发表于 2009-4-21 17:36:25 | 显示全部楼层
分享是一种美德
发表于 2009-4-21 17:38:10 | 显示全部楼层
kan yi xia
发表于 2009-4-21 17:41:49 | 显示全部楼层
kankan
发表于 2009-4-21 18:50:50 | 显示全部楼层
kankan
发表于 2009-4-22 11:51:04 | 显示全部楼层
Ding!
发表于 2009-4-22 20:57:06 | 显示全部楼层
謝謝大大地分享
小弟很需要
发表于 2009-4-22 22:33:00 | 显示全部楼层
:victory: :victory: :victory: :victory:
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-29 03:21 , Processed in 0.022344 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表