在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
发表于 2009-3-19 22:14:53 | 显示全部楼层
好东西啊!!!!!!!!!!!!!!!!!
发表于 2009-3-19 22:16:28 | 显示全部楼层
谢谢了啊!!!!!!!!!!!!
发表于 2009-3-19 22:17:31 | 显示全部楼层
谢谢了啊!!!!!!!!!!!!
发表于 2009-3-23 09:47:38 | 显示全部楼层
eetop
发表于 2009-3-23 09:50:42 | 显示全部楼层
eetop
发表于 2009-3-23 12:37:28 | 显示全部楼层
多谢了,学习!!
发表于 2009-3-23 20:56:09 | 显示全部楼层
谢谢了啊!!!!!!!!!!!!
发表于 2009-3-23 21:05:32 | 显示全部楼层
thanks~~~
发表于 2009-3-23 22:37:10 | 显示全部楼层
谢谢分享!
发表于 2009-3-24 17:43:53 | 显示全部楼层
谢谢楼主,好东西啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-29 03:36 , Processed in 0.021588 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表