在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
发表于 2009-2-23 22:28:29 | 显示全部楼层
好,支持:)!!!!!
发表于 2009-2-24 13:30:33 | 显示全部楼层
谢谢分享
发表于 2009-2-26 18:16:33 | 显示全部楼层
good doc
发表于 2009-2-27 10:55:08 | 显示全部楼层

wqwdqwqwfq

jhOAHOIDWHOIFWQHOHOFI
发表于 2009-2-27 16:24:22 | 显示全部楼层
刚来还不能看
发表于 2009-2-27 17:29:25 | 显示全部楼层
顶一下!
发表于 2009-2-27 19:33:55 | 显示全部楼层
努力赚钱……
发表于 2009-3-1 17:19:42 | 显示全部楼层
太感谢楼主了,哈哈
发表于 2009-3-1 17:23:23 | 显示全部楼层
感谢楼主啊,呵呵
发表于 2009-3-1 21:35:29 | 显示全部楼层
想看看啊,这么多人捧场的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 06:32 , Processed in 0.027152 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表