在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
发表于 2009-1-19 00:12:11 | 显示全部楼层
kankan
发表于 2009-1-19 11:05:43 | 显示全部楼层
good material
发表于 2009-1-19 11:07:47 | 显示全部楼层
NO money
发表于 2009-1-20 09:56:12 | 显示全部楼层
好东西,
发表于 2009-1-20 09:58:05 | 显示全部楼层
发表于 2009-1-20 10:04:43 | 显示全部楼层
太好了
发表于 2009-1-20 10:28:12 | 显示全部楼层
都是好东西啊
发表于 2009-1-20 10:31:37 | 显示全部楼层
太好了
发表于 2009-1-20 20:57:29 | 显示全部楼层
真的是好东西啊,谢谢分享。
发表于 2009-1-20 21:00:38 | 显示全部楼层
下载了学学,好东西。谢谢分享。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 18:00 , Processed in 0.020603 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表