在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
发表于 2008-12-26 11:03:46 | 显示全部楼层
xuexue
发表于 2008-12-26 16:57:41 | 显示全部楼层
ding yige
kan kan
发表于 2008-12-26 23:28:50 | 显示全部楼层
xie xie lou zhu ,kankan
发表于 2008-12-27 19:46:06 | 显示全部楼层
keyi kan kan ma
发表于 2008-12-27 19:48:58 | 显示全部楼层

kan kan

ke yi kan kan ma ,zhege shi hao dong xi a ,bushi ma
发表于 2009-1-2 19:53:20 | 显示全部楼层
thanks very much
发表于 2009-1-2 22:51:03 | 显示全部楼层

kan kan

:lol :lol
发表于 2009-1-2 23:00:58 | 显示全部楼层

xian kan kan

xiexie :lol
发表于 2009-1-3 21:53:24 | 显示全部楼层
看名字就很有诱惑力哦
发表于 2009-1-3 21:55:10 | 显示全部楼层
看名字就很有诱惑力哦
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 03:02 , Processed in 0.021528 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表