设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代 ...

1 ... 16 17 18 192021 22 23 24 ... 87 / 87 页下一页

发新帖

楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

发表于 2008-11-27 01:49:49 | 显示全部楼层

he

meiqianla

回复支持反对

发表于 2008-11-27 01:52:35 | 显示全部楼层

he

meiqianla

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2008-11-27 11:32:50 | 显示全部楼层

谢谢

谢谢好东西

回复支持反对

发表于 2008-11-27 16:31:14 | 显示全部楼层

没有钱下载呢，谢谢

回复支持反对

发表于 2008-11-28 06:53:05 | 显示全部楼层

GOOD THANK

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2008-11-28 06:55:41 | 显示全部楼层

THANK YOU

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2008-11-28 08:48:21 | 显示全部楼层

thanks a lot

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2008-11-28 08:49:43 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2008-11-28 08:51:48 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2008-11-28 16:13:09 | 显示全部楼层

不知道哦含金量有多少

回复支持反对

1 ... 16 17 18 192021 22 23 24 ... 87 / 87 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-16 00:35 , Processed in 0.027704 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表