在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
发表于 2008-9-27 19:18:29 | 显示全部楼层
重复太多
发表于 2008-9-27 21:05:09 | 显示全部楼层
Verilo的應用真廣,感謝分享啊!讓我以後在數位電路設計可以有所適從。
发表于 2008-9-27 21:06:08 | 显示全部楼层
數位電路應用很廣,以後的混合訊號應用也會很多,感謝分享。
发表于 2008-9-27 21:08:07 | 显示全部楼层
這個文檔不錯,感謝分享。
发表于 2008-9-29 15:46:32 | 显示全部楼层
谢谢共享
发表于 2008-9-29 15:51:22 | 显示全部楼层
支持一下!
发表于 2008-9-30 18:30:32 | 显示全部楼层
thanks
发表于 2008-9-30 18:32:03 | 显示全部楼层
thanks
发表于 2008-9-30 21:46:56 | 显示全部楼层
Tanks for your share
发表于 2008-10-1 22:35:26 | 显示全部楼层

好書!感謝分享。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 02:06 , Processed in 0.020163 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表